



## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08065051 A

(43) Date of publication of application: 08.03.96

(51) Int. Cl

**H03B 5/32**  
**H03H 9/02**

(21) Application number: 06220984

(71) Applicant: MURATA MFG CO LTD

(22) Date of filing: 23.08.94

(72) Inventor: FUJII YASUO


## (54) PIEZOELECTRIC OSCILLATOR

COPYRIGHT: (C)1996,JPO

## (57) Abstract:

PURPOSE: To make a piezoelectric oscillator for which an oscillation circuit including a piezoelectric vibrator is integrally formed small in size, small in packaging area and simple in manufacture.

CONSTITUTION: This piezoelectric oscillator 10 is in a three-stage structure for which a base body 22, a frame body 11 and a sealing member 35 are successively superimposed. Then, the piezoelectric vibrator 13 is provided through supporting beams 14 on the substrate 12 for the vibrator of the frame body 11 and an inverter (COMS circuit) is laminated and formed. Also, on the integrated circuit board 23 of the base body 22, a CR circuit part composed of a resistor and a capacitor is laminated and formed. Then, by connecting the substrate 12 for the vibrator and the integrated circuit board 23 by electrodes 27A-27D or the like, the oscillation circuit composed of the inverter, the piezoelectric vibrator 13 and the CR circuit part is formed inside the piezoelectric oscillator 10.



(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-65051

(43)公開日 平成8年(1996)3月8日

(51)Int.Cl.<sup>6</sup>

H 03 B 5/32  
H 03 H 9/02

識別記号 庁内整理番号

H  
K

F I

技術表示箇所

審査請求 未請求 請求項の数3 FD (全10頁)

(21)出願番号 特願平6-220984

(22)出願日 平成6年(1994)8月23日

(71)出願人 000006231

株式会社村田製作所

京都府長岡京市天神二丁目26番10号

(72)発明者 藤井 康生

京都府長岡京市天神二丁目26番10号 株式会社村田製作所内


(74)代理人 弁理士 広瀬 和彦

(54)【発明の名称】圧電式発振器

(57)【要約】

【目的】圧電振動子を含んだ発振回路を一体形成した圧電式発振器において、小型化を図り、実装面積を小さくすると共に、製造の簡素化を図る。

【構成】圧電式発振器10は基体22、枠体11、封止部材35が順次に重畠された3段構造である。そして、枠体11の振動子用基板12には支持梁14、14を介して圧電振動子13が設けられると共に、インバータ(CMOS回路)が積層形成されている。また、基体22の集積回路基板23には、抵抗、コンデンサからなるCR回路部が積層形成されている。そして、振動子用基板12と集積回路基板23とを電極27A~27D等によって接続することで、圧電式発振器10内には、インバータ、圧電振動子13、CR回路部からなる発振回路が形成される。



【特許請求の範囲】

【請求項 1】 シリコンからなる第 1 の基板に圧電振動子と第 1 の回路部を設けてなる第 1 のケース部と、第 2 の基板に前記圧電振動子および第 1 の回路部と電気的に接続すべき第 2 の回路部を設けてなる第 2 のケース部と、前記第 1、第 2 のケース部を一体化するため、前記第 1 の基板に対し第 2 の基板を接合することにより、前記圧電振動子、第 1 の回路部および第 2 の回路部によって形成される発振回路とから構成してなる圧電式発振器。

【請求項 2】 前記第 1 の基板側の圧電振動子および第 1 の回路部と第 2 の基板側の第 2 の回路部とを電気的に接続するために、前記第 1 の基板の一側面と、該第 1 の基板の一側面と対向する前記第 2 の基板の他側面には、複数の電極をそれぞれ設けてなる請求項 1 記載の圧電式発振器。

【請求項 3】 前記第 1 の基板の他側面には、前記圧電振動子を封止する封止部材を設けてなる請求項 1 または 2 記載の圧電式発振器。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、圧電薄膜を用いた圧電薄膜振動子と、該圧電薄膜振動子と共に発振回路を構成する回路部とを一体化した圧電式発振器に関し、例えば電子機器や精密機械用のクロックパルス発振器等に用いて好適な圧電式発振器に関するものである。

【0002】

【従来の技術】 一般に、恒弾性材料やシリコン材料の薄板上に  $ZnO$ 、 $AlN$  等からなる圧電薄膜を着膜形成する構成の圧電薄膜振動子は知られている。このような圧電薄膜振動子はマイクロエレクトロニクス等の分野において発振器として応用される場合が多く、小型化が要請されている。

【0003】 一方、半導体集積回路等の高密度集積化がめざましく、抵抗、コンデンサ等の電子部品や CMOS 集積回路等を積層することにより、基板の表面、内部に電子回路を形成する半導体集積技術はもはや一般的な技術となっている。

【0004】 上述した技術背景より、圧電薄膜振動子と半導体集積回路とを一体化し、周辺の電子回路を併せもった構成の発振器が知られているが、このような従来技術の一例として、特開昭 63-187713 号公報に記載された集積型圧電薄膜機能素子について、図 16 に基づいて簡単に説明する。

【0005】 図において、1 は従来技術による集積型圧電薄膜機能素子を示し、該集積型圧電薄膜機能素子 1 は、半導体基板 2 上の右側に形成された集積発振回路部 3 と、該集積発振回路部 3 の左側に位置して前記半導体基板 2 上に形成された圧電薄膜振動子 4 と、該圧電薄膜振動子 4 と前記集積発振回路部 3 とを電気的に接続する

配線 5、6 とから大略構成されている。

【0006】 このように構成される集積型圧電薄膜機能素子 1 により、集積発振回路部 3 と圧電薄膜振動子 4 とを同一の半導体基板 2 上に設けて一体化し、小型化を図るようにしている。

【0007】

【発明が解決しようとする課題】 ところで、上述した従来技術では、単一の半導体基板 2 上に集積発振回路部 3 と圧電薄膜振動子 4 とを形成し、それぞれを一体化して

10 小型化を図るようにしているが、集積発振回路部 3 と圧電薄膜振動子 4 は半導体基板 2 上で横方向に並べられて配置されているため、平面的にみて面積が大きくなり、実装面積が大きくなってしまうという問題がある。

【0008】 また、従来技術では、集積発振回路部 3 と圧電薄膜振動子 4 が離間して配置されているため、配線 5、6 を形成して両者を電気的に接続している。この結果、配線 5、6 によって浮遊容量、配線抵抗が増加し、圧電薄膜振動子 4 の性能を低下させる原因となるという問題がある。

20 【0009】 さらに、従来技術では、製造過程において配線 5、6 の配線切れが心配されるため、半導体基板 2 と圧電薄膜振動子 4 との段差部に傾斜を形成する等、製造方法が複雑化しているという問題がある。

【0010】 本発明は上述した従来技術の問題に鑑みなされたもので、実装面積を小さくすると共に、圧電薄膜振動子と集積回路との電気的接続を簡単なものとし、製造の簡素化を図ができるようにした圧電式発振器を提供することを目的としている。

【0011】

30 【課題を解決するための手段】 上述した課題を解決するために請求項 1 による圧電式発振器は、シリコンからなる第 1 の基板に圧電振動子と第 1 の回路部を設けてなる第 1 のケース部と、第 2 の基板に前記圧電振動子および第 1 の回路部と電気的に接続すべき第 2 の回路部を設けてなる第 2 のケース部と、前記第 1、第 2 のケース部を一体化するため、前記第 1 の基板に対し第 2 の基板を接合することにより、前記圧電振動子、第 1 の回路部および第 2 の回路部によって形成される発振回路とからなる構成を採用している。

40 【0012】 また、請求項 2 による圧電式発振器は、前記第 1 の基板側の圧電振動子および第 1 の回路部と第 2 の基板側の第 2 の回路部とを電気的に接続するために、前記第 1 の基板の一側面と、該第 1 の基板の一側面と対向する前記第 2 の基板の他側面には、複数の電極をそれぞれ設けることにある。

【0013】 さらに、請求項 3 による圧電式発振器は、前記第 1 の基板の他側面には、前記圧電振動子を封止する封止部材を設けることにある。

【0014】

50 【作用】 上記請求項 1 の構成により、圧電振動子、第 1

の回路部および第2の回路部とからなる発振回路を单一のチップ部品とすると共に、前記圧電振動子および第1の回路部が形成された第1の基板と、前記第2の回路部が形成された第2の基板とを重複して一体化することで、小型化を図ることができ、実装面積を大幅に小さくすることができる。

【0015】また、請求項2の構成により、第1の基板側の圧電振動子、第1の回路部と第2の基板側の第2の回路部とを複数の電極により接続する構成とすることによって、金属薄膜配線の形成やワイヤボンディング等が不要となり、製造が容易になる。

【0016】さらに、請求項3の構成によれば、第1の基板の一側に第2の基板を重複して設け、該第1の基板の他側に封止部材を重複して設けることにより、第1の基板に形成された圧電振動子を封止する構成としたため、チップ部品として小型なものとすることができます。

【0017】

【実施例】以下、本発明の実施例を図1ないし図15に基づいて説明するに、実施例では、圧電式発振器をコンピュータ用基板上に実装し、コンピュータ用のクロックパルスを発振するための発振器として用いた場合を例に挙げて説明する。

【0018】まず、本発明の第1の実施例を図1ないし図12に基づいて説明する。

【0019】図において、10は本実施例による圧電式発振器を示し、該圧電式発振器10は、圧電振動子とその周辺の発振回路とを一体化したもので、表面実装用部品として用いて好適な発振器である。即ち、該圧電式発振器10には、図12に示すような後述の発振回路34が構成されており、例えば、コンピュータ用回路基板上にクロックパルス用の発振回路を形成したい場合には、該圧電式発振器10を実装するだけで足りる。

【0020】また、本実施例による圧電式発振器10は、図2に示すように、後述の圧電振動子13等が設けられた枠体11を基体22上に重複して接合し、この枠体11上に封止部材35を重複して接合する3段構造となっている。

【0021】11は本実施例による圧電式発振器10の中段に位置して設けられた第1のケース部としての枠体を示し、12は該枠体の外形を構成する第1の基板との振動子用基板を示す。そして、該振動子用基板12はシリコン材料により形成され、中央側がエッチングによって除去された枠状に形成されている。また、該振動子用基板12の下面は集積回路基板23と接合される下側接合面12Aとなり、該振動子用基板12の上面は封止部材35と接合される上側接合面12Bとなっている。

【0022】13は振動子用基板12に支持梁14、14を介して振動可能に支持された圧電振動子（以下、振動子13という）を示し、該振動子13は、シリコン材

料により正方形の薄板に形成された振動板15と、該振動板15上にスパッタ等の手段により着膜形成された圧電薄膜16と、圧電薄膜16の上、下両面に着膜形成された一対の金属薄膜17A、17Bとから構成されている。

【0023】また、前記圧電薄膜16はZnO、AlN等の圧電材料からなる薄膜であり、前記金属薄膜17A、17BはAl、Au-Cr等の金属材料からなる薄膜である。そして、該振動子13は、図6に示すよう

10 に、振動板15の下側表面に金属薄膜17A、圧電薄膜16、金属薄膜17Bを順次に積層することにより形成されている。また、金属薄膜17A、17Bは、図4に示すように、一端側が上述した如く圧電薄膜16にそれぞれ接続されており、他端側はそれぞれ支持梁14、14の表面を介して振動子用基板12側まで伸長し、後述する振動子側電極19A、19Bにそれぞれ接続されている。そして、振動子側電極19A、19Bを介して金属薄膜17A、17B間に電界が付与されると、圧電薄膜16が圧電現象により歪み変形し、これにより振動子20 13は各支持梁14を介して所定の共振周波数で水平方向に拡がり振動する。

【0024】18は振動子用基板12内に積層形成された第1の回路部としてのインバータを示し、該インバータ18はCMOS集積回路であり、半導体集積技術により振動子用基板12の一部に積層形成されている。

【0025】19A、19B、19C、19Dは振動子用基板12の下側接合面12Aに形成された4個の振動子側電極を示し、該振動子側電極19A、19B、19C、19Dは金属材料から形成され、振動子用基板12から下側に向けて僅かに突出する程度の薄板である。また、各振動子側電極19A、19Bは金属薄膜17A、17Bを介して圧電薄膜16にそれぞれ接続されると共に、図12に示すようにインバータ18の入力側（IN）、出力側（OUT）にもそれぞれ接続されている。一方、振動子側電極19C、19Dはインバータ18のアース部（GND）、電源部（VCC）にそれぞれ接続されている。なお、各振動子側電極19A、19B、19C、19Dとインバータ18との間の各接続は金属薄膜等の配線による。

40 【0026】ここで、前記振動子13には、該振動子13の全表面（振動板15、圧電薄膜16、金属薄膜17A、金属薄膜17B等の露出面）を覆うように保護膜（絶縁膜）が形成されている。しかし、前記振動子側電極19A、19B、19C、19Dの表面には保護膜が形成されておらず、集積回路基板23側の後述する集積回路側電極27A、27B、27C、27Dと接続するために金属面が露出している。

【0027】20は振動子用基板12の下側接合面12Aに形成された第1の接合用金属部、21は前記振動子用基板12の上側接合面12Bに形成された第2の接合

用金属部をそれぞれ示し、該接合用金属部20, 21は、Ni等の金属材料からなり振動子用基板12の枠形状に沿って全周に亘ってそれぞれ形成され、振動子用基板12からそれぞれ下側、上側に向けて僅かに突出する程度の厚みを有している。そして、前記第1の接合用金属部20は振動子用基板12と集積回路基板23とを接合するためのものであり、第2の接合用金属部21は振動子用基板12と封止部材35とを接合するためのものである。

【0028】22は圧電式発振器10の下段に位置して設けられた第2のケース部としての基体を示し、23は該基体22の外形を構成する第2の基板としての集積回路基板を示す。そして、該集積回路基板23はブロック状に形成されたセラミック多層基板であり、その外周形状は前記振動子用基板12の外周形状と同一の形状である。また、該集積回路基板23の上面は、前記振動子用基板12と接合する接合面23Aとなっている。

【0029】24は集積回路基板23内に積層形成された第2の回路部としてのCR回路部を示し、該CR回路部24は図12に示すように抵抗25、コンデンサ26, 26によって構成され、それぞれ所定の接続がなされている。

【0030】27A, 27B, 27C, 27Dは集積回路基板23の接合面23Aに形成された4個の集積回路側電極を示し、該集積回路側電極27A, 27B, 27C, 27DはA1, Au-Cr等の金属材料の薄膜である。また、該集積回路側電極27A, 27Bは図12に示すように金属薄膜等の配線によりCR回路部24にそれぞれ接続され、該集積回路側電極27C, 27Dは金属薄膜等の配線によりアース端子31, 電源端子32にそれぞれ接続されている。

【0031】また、該集積回路側電極27A, 27B, 27C, 27Dは、集積回路基板23上に振動子用基板12を接合するときに、振動子用基板12の振動子側電極19A, 19B, 19C, 19Dと衝合するようにそれぞれ位置決めされている。さらに、該集積回路側電極27A, 27B, 27C, 27D上には半田膜28, 28, …が形成され、該集積回路側電極27A, 27B, 27C, 27Dと、振動子用基板12の振動子側電極19A, 19B, 19C, 19Dと接続するときは、この各半田膜28を溶融させて行う。これにより、集積回路側電極27A, 27B, 27C, 27Dは、振動子側電極19A, 19B, 19C, 19Dと電気的にかつ物理的に接合される。

【0032】29は集積回路基板23の接合面23Aに形成された第3の接合用金属部を示し、該第3の接合用金属部29はNi等の金属材料の薄膜であり、集積回路基板23の外縁近傍に全周に亘って形成されている。また、該第3の接合用金属部29上には半田膜30が形成され、集積回路基板23上に振動子用基板12を接合す

るときには、該第3の接合用金属部29と、振動子用基板12の第1の接合用金属部20とを衝合し、半田膜30を溶融させて接合する。

【0033】31, 32, 33は集積回路基板23の下面および各側面に設けられたアース端子、電源端子、出力端子をそれぞれ示し、該アース端子31、電源端子32および出力端子33はそれぞれ金属材料によって形成され、集積回路基板23に接着剤等によって固着されている。

10 【0034】また、該アース端子31は集積回路基板23内において集積回路側電極27Cに接続され、この集積回路側電極27Cに振動子側電極19Cが接続されることによりインバータ18のアース部に接続される。さらに、該アース端子31は図12に示すようにCR回路部24の各コンデンサ26に接続されている。また、前記電源端子32は集積回路側電極27Dに接続され、該集積回路側電極27Dに振動子側電極19Dが接続されることによりインバータ18の電源部に接続される。さらに、前記出力端子33は該集積回路基板23内においてCR回路部24に図12に示すように接続されている。

【0035】ここで、前記枠体11の振動子用基板12に形成された振動子13、インバータ18と、前記基体22の集積回路基板23に形成されたCR回路部24は、前記振動子側電極19A～19Dと集積回路側電極27A～27Dとを接合することにより、全体として図12に示すような発振回路34を構成する。

【0036】35は圧電式発振器10の上段に位置して形成された封止部材を示し、該封止部材35はセラミック等からなる小片の板材であり、その外形は前記振動子用基板12とほぼ同様の正方形に形成されている。

【0037】36は封止部材35の下面に設けられた第4の接合用金属部を示し、該第4の接合用金属部36はNi等の金属材料の薄膜であり、封止部材35の外縁近傍に全周に亘って形成されている。また、該第4の接合用金属部36の下面には半田膜37が形成されおり、封止部材35を振動子用基板12上に接合するときには、該第4の接合用金属部36と、振動子用基板12の第2の接合用金属部21とを衝合し、半田膜37を溶融させて接合する。

【0038】本実施例による圧電式発振器10は上述のような構成を有するもので、次に、該圧電式発振器10の製造過程について、主に枠体11、基体22および封止部材35の接合方法について説明する。

【0039】即ち、圧電式発振器10の製造は、枠体11、基体22および封止部材35を上述した構成の通り別々に製造した後、これらを接合して組立することによって非常に容易に行うことができる。

【0040】まず、枠体11の振動子用基板12を基体22の集積回路基板23上に接合する。このとき、集積

回路側電極 27A, 27B, 27C, 27D 上の各半田膜 28 を溶融させ、集積回路側電極 27A, 27B, 27C, 27D と振動子側電極 19A, 19B, 19C, 19D とを接合する。これにより、振動子用基板 12 側に設けられた振動子 13, インバータ 18 と、集積回路基板 23 に設けられた CR 回路部 24 とが電気的に接続され、図 12 に示すような発振回路 34 が構成されることとなる。

【0041】また、これとほぼ同時に、集積回路基板 23 側の第 3 の接合用金属部 29 上に形成された半田膜 30 を溶融させ、振動子用基板 12 側の第 1 の接合用金属部 20 と前記第 3 の接合用金属部 29 とを接合する。これにより、振動子用基板 12 と集積回路基板 23 とが正確に位置決めされ、振動子用基板 12 の下側接合面 12A と集積回路基板 23 の接合面 23A とが気密に接合される。

【0042】次に、枠体 11 の振動子用基板 12 上に封止部材 35 を接合する。このとき、該封止部材 35 の第 4 の接合用金属部 36 に形成された半田膜 37 を溶融させ、第 4 の接合用金属部 36 と振動子用基板 12 に形成された第 2 の接合用金属部 21 とを接合する。これにより、振動子用基板 12 上に封止部材 35 が正確に位置決めされ、圧電子用基板 12 の上側接合面 12B が封止部材 35 によって気密に施蓋される。

【0043】この結果、振動子 13 が集積回路基板 23 と封止部材 35 とによって外気から気密に封止されるようになる。なお、枠体 11, 基体 22, 封止部材 35 の組立を真空で行うことにより、振動子 13 等を真空封止することができる。

【0044】また、圧電式発振器 10 の組立の順序は上述した順序に限るものでなく、まず枠体 11 と封止部材 35 を接合し、次に枠体 11 と基体 22 を接合するようにしてもよい。

【0045】次に、該圧電式発振器 10 の動作について、図 12 に示す発振回路 34 の回路図に基づいて説明する。

【0046】例えば、当該圧電式発振器 10 をコンピュータ用回路基板に実装する場合に、前記アース電極 31, 電源端子 32, 出力端子 33 を前記コンピュータ用回路基板上でアース用ランド、電源用ランド、クロックパルス用ランドにそれぞれ接続されるように実装し、前記電源端子 32 には所定の直流電圧（例えば 5V）が供給されるようにする。これにより、インバータ 18 に電源電圧が供給され、振動子 13 の金属薄膜 17A, 17B 間には発振回路 34 内に発生する乱雑音等による電界が付与され、振動子 13 は所定の共振周波数で機械的に振動する。そして、この振動はインバータ 18 によって所定の電圧（例えば 5V）に増幅され、出力端子 33 からクロックパルスとして出力される。

【0047】このように、発振回路 34 自体は、いわゆ

るコルピッツ回路として一般的に知られたものであるが、本実施例による圧電式発振器 10 は、振動子 13 を含む発振回路 34 を单一の表面実装部品として一体形成したものであり、これにより前記コンピュータ用回路基板上に、单一の当該圧電式発振器 10 を表面実装するのみで、別個に発振用の回路を形成する必要がなくなる。

【0048】さらに、本実施例では、圧電式発振器 10 を集積回路基板 23, 振動子用基板 12, 封止部材 35 の下から順に重畠する構成としたことにより、圧電式発振器 10 の実装面積を集積回路基板 23 の下面の面積のみとすることができる、実装面積を非常に小さくすることができる。

【0049】かくして、上述のように構成される本実施例によれば、圧電式発振器 10 を、基体 22, 枠体 11, 封止部材 35 を重畠して接合する 3 段構造とし、振動子 13 およびインバータ 18 を前記枠体 11 の振動子用基板 12 に、CR 回路部 24 を前記基体 22 の集積回路基板 23 に設けることで、振動子 13 を包含した発振回路 34 を内蔵した单一の表面実装用部品とすることができる、圧電式発振器 10 を非常に小型なものとすることができる。

【0050】即ち、CR 回路部 24 を有する集積回路基板 23, 振動子 13 及びインバータ 18 を有する振動子用基板 12, 封止部材 35 を縦方向に積み上げる構成としたため、実装面積を大幅に小さくすることができる。特に、各コンデンサ 26 のような比較的大型の電子部品を集積回路基板 23 に積層形成したことは、小型化の重要な要因となっている。

【0051】また、本実施例による圧電式発振器 10 の 30 製造において、振動子用基板 12 と集積回路基板 23 とを接合する場合は、接合用金属部 20, 29 間を半田膜 30 によって溶着すればよく、また、振動子用基板 12 上に封止部材 35 を接合する場合も、接合用金属部 21, 36 間を半田膜 37 によって溶着すればよいから、各所の接合作業は非常に簡易であり、接合の際には半田膜 30, 37 の表面張力（セルフアライメント効果）によって、振動子用基板 12, 集積回路基板 23, 封止部材 35 の位置決めも容易である。

【0052】さらに、発振回路 34 を形成するに際し、40 振動子用基板 12 側に設けられた振動子 13 およびインバータ 18、集積回路基板 23 側に設けられた CR 回路部 24 との電気的な接続は、振動子側電極 19A, 19B, 19C, 19D と、集積回路側電極 27A, 27B, 27C, 27D を各半田膜 28 によって溶着するため、ワイヤボンディング等の必要がなく、接続作業を非常に容易なものとすることができます。また、ワイヤボンディング、金属薄膜配線等を介さずに電極と電極とを直接接続したことにより、配線抵抗や浮遊容量等を大幅に低減することができ、振動子 13 の共振振動の劣化を 50 防止することができる。

【0053】さらにまた、本実施例によれば、枠体11上に封止部材35を設けたことにより、基体22と封止部材35とにより振動子13等を気密に封止することができる。これにより、封止用の収容カバー等を別個に設け、当該圧電式発振器をこの収容カバー等に収容する必要がなくなる。これにより、当該圧電式発振器の大幅な小型化を図ることができる。

【0054】次に、本発明の第2の実施例を図13ないし図15に基づいて説明するに、本実施例の特徴は、第1の基板としての振動子用基板を他側が閉塞された形状とし、第1の実施例で述べた封止部材を廃止し、圧電式発振器の構造を2段構造としたことにある。なお、本実施例では図1ないし図12に示す前記第1の実施例と同一の構成要素に同一の符号を付し、その説明を省略するものとする。

【0055】図において、41は本実施例による圧電式発振器を示し、該圧電式発振器41は、前記第1の実施例で述べた圧電式発振器10とほぼ同様に、圧電振動子とその周辺の発振回路とを一体化したもので、表面実装用部品として用いて好適な発振器である。しかし、該圧電式発振器41は、後述の振動子44を有する蓋体42を第1の実施例に用いた基体22上に重畠して接合した2段構造である点で、前記第1の実施例による圧電式発振器10と異なる。

【0056】42は該圧電式発振器41の上段に位置して設けられた第1のケースとしての蓋体を示し、43は該蓋体42の外形を構成する第1の基板としての振動子用基板を示す。そして、該振動子用基板43の中央には、下面から上側に向けて凹状の凹部43Aがエッチング加工により形成されている。また、該振動子用基板43の下面は集積回路基板23と接合する接合面43Bとなっている。

【0057】44は振動子用基板43の凹部43Aの内部に支持梁45、45を介して振動可能に設けられた圧電振動子（以下、振動子44という）を示し、該振動子44は図6に示す第1の実施例による振動子13とほぼ同様の構成となっている。即ち、本実施例の振動子44は、シリコン材料からなる振動板46と、該振動板46上にスパッタ等の手段により着膜形成された圧電薄膜47と、圧電薄膜47の上、下両側面に着膜形成された一対の金属薄膜48A、48Bとから構成されている。なお、図15では金属薄膜48A、48Bを省略している。

【0058】49は振動子用基板43内に積層形成された第1の回路部としてのインバータを示し、該インバータ49は前記第1の実施例で述べたインバータ18と同様のものである。

【0059】50A、50B、50C、50Dは振動子用基板43の下側面に形成された4個の振動子側電極を示し、該振動子側電極50A、50B、50C、50D

は、前記第1の実施例で述べた振動子側電極19A、19B、19C、19Dとほぼ同様に形成されている。また、振動子側電極50A、50Bは金属薄膜48A、48Bを介して圧電薄膜47にそれぞれ接続されると共に、インバータ49の入力側、出力側にもそれぞれ接続されている。一方、振動子側電極50C、50Dはインバータ49のアース部、電源部にそれぞれ接続されている。なお、振動子側電極50A、50B、50C、50Dとインバータ49との間の各接続は金属薄膜等の配線による。

【0060】51は振動子用基板43の接合面43Bに形成された接合用金属部を示し、該接合用金属部51は、前記第1の実施例で述べた第1の接続用金属部20とほぼ同様にNi等の金属材料からなり振動子用基板43の枠形状に沿って全局に亘って形成され、振動子用基板43から下側に向けて僅かに突出する程度の厚みを有している。そして、該接合用金属部51は振動子用基板43と集積回路基板23とを接合するためのもので、集積回路基板23の接合用金属部29上に半田膜30によって溶着される。

【0061】このように構成される本実施例によても前記第1の実施例と同様の作用効果を得ることができるが、特に、本実施例では、振動子用基板43に凹部43Aを形成し、該凹部43Aの内部に振動子44を設ける構成としたから、本実施例による圧電式発振器41は、前記振動子用基板43の上側が閉塞された形状であるため、前記第1の実施例で述べた封止部材35を廃止することができる。

【0062】即ち、本実施例では、振動子用基板43と集積回路基板23とを接合するだけで、振動子44を気密に封止することができるから、部品点数の削減、製造の簡素化を図ることができる。

【0063】なお、前記各実施例では、図12に示すような回路構成の発振回路34を圧電式発振器10（41）内に構成するものとして述べたが、本発明はこれに限るものでない。即ち、発振回路における抵抗、コンデンサの個数やインバータ等のCMOS回路の種類等については、当該圧電式発振器の発振周波数や用途等によって自由に設定してよい。これに伴い、振動子用基板12（43）、集積回路基板23にそれぞれ設けられた電極の個数や、集積回路基板23のアース端子31等の外部接続用の端子の個数も増加、減少することとなる。

【0064】また、前記各実施例では、振動子用基板12（43）と集積回路基板23との接合や、振動子用基板12と封止部材35との接合を半田膜30、37によって溶着するものとして述べたが、本発明はこれに限るものでなく、溶融接合、固相拡散接合等の手段を用いてもよい。

【0065】さらに、前記各実施例では、圧電式発振器10（41）をコンピュータ用基板上に実装し、コンピ

ユータ用のクロックパルス発振器として用いる場合を例に挙げて説明したが、本発明による圧電式発振器は他の電子機器用の発振器として広く用いることができる。

【0066】

【発明の効果】以上詳述した通り、請求項1の発明によれば、圧電振動子、第1の回路部および第2の回路部とからなる発振回路を单一のチップ部品とすることができ、かつ、実装面積を大幅に小さくすることができる。

【0067】また、請求項2の発明によれば、第1の基板側の圧電振動子、第1の回路部と第2の基板側の第2の回路部とを複数の電極により接続する構成であるため、金属薄膜配線の形成やワイヤボンディング等が不要となり、製造を大幅に簡素化することができる。

【0068】さらに、請求項3の発明によれば、第1の基板の一側に第2の基板を重畠して設け、該第1の基板の他側に封止部材を重畠して設けることにより、第1の基板に形成された圧電振動子を封止する構成としたため、封止用の収容カバー等を個別に設け、当該圧電式発振器をこの収容カバー等に収容する必要がなくなる。これにより、当該圧電式発振器の大幅な小型化を図ることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例による圧電式発振器を示す斜視図である。

【図2】本発明の第1の実施例による圧電式発振器を分解状態として示す分解斜視図である。


【図3】第1の実施例による枠体を示す平面図である。

【図4】第1の実施例による枠体を示す底面図である。


【図5】図3中の矢示V-V方向縦断面図である。

【図6】図5中の圧電振動子の振動板、圧電薄膜および金属薄膜等の要部を拡大して示す縦断面図である。


【図1】




【図3】




【図2】




【図4】




【図5】




【図6】




【図7】




【図8】




[图 9]




【図10】




【図11】




〔図12〕




【図13】



### 【図 1-4】



【図15】



【図16】

